EDA 市場、停滞期に突入か

この記事のURLhttp://japan.internet.com/busnews/20031127/10.html

半導体業界が回復傾向にあるなか、半導体の EDA (電子設計自動化) 分野が冷え込む可能性を示唆する調査結果が発表された。

American Technology Research が今週発表した調査報告によれば、設計業者は厳しい冬に備える必要があるという。

「EDA 市場は拡大期を終え、停滞期に入ったとわれわれは見ている。そのため、EDA 分野については、先頃からより慎重な姿勢を取ることにした」と、同社アナリストの Erach Desai 氏は述べた。

Desai 氏によれば「プログラマブルロジック関連市場の調査により、FPGA (field-programmable gate array) 設計の勢いが増していることが明らかになった。このことは、ASIC (application-specific integrated circuit) 設計が今後、急速なペースで衰え続けていくことを示唆している」という。

「IC (集積回路) 設計関連の全支出中、ASIC の占める割合は、1996年には約45％だったのが、2003年には約55％へと推移してきた」と Desai 氏は話す。ASIC は、回路製造業者の提供するライブラリから得た基本回路ブロックの構成を定義することで、特定の機能を実行するよう設計された集積回路だ。

「われわれの調査では、ASIC の設計数は1996年には年間1万500にのぼったが、これをピークとして、2005年には2500を下回ると予想している。このことから、ASIC 設計に関連した EDA 売上は、2003年をピークに、2004年には4％、2005年にはさらに9％減少すると見ている。したがって、2004年と2005年の EDA の総売上は、それぞれ4％、7％の伸びとする現在のわれわれの予測に反して、横ばいとなる可能性が高い」と Desai 氏は述べた。