TI の「ナノ」技術、65nm プロセスに前進

この記事のURLhttp://japan.internet.com/busnews/20040324/12.html

Texas Instruments (TI) も、ライバルの半導体メーカーに続き、90 ナノメートル (nm) より小型のチップの生産計画を固めた。

TI (NYSE:TXN) によると、同社は65ナノメートル半導体製造プロセスを使った無線 CMOS プロセッサを2005年第1四半期にサンプル出荷する計画を予定どおり進めており、2年ごとに新世代技術を出すサイクルを維持できるという。1ナノメートルは、10億分の1メートルのこと。

TI は、この新技術を、現在製造中の4メガビット SRAM メモリのテストアレイに使うと述べている。同技術は、TI の『OMAP』プロセッサおよび携帯機器向けチップセット『TCS』と組み合わされ、将来の携帯機器に使われる見込みだ。

半導体メーカーは、より高速なプロセッサをより小さなスペースに組み込もうと開発を進めており、90ナノメートル以下のレベルは最も急成長分野のひとつとなっている。こうした超小型技術は、マイクロプロセッサの一部に採用され始めたが、主流の CPU 用にはまだ贅沢という見方が多い。TI のライバル IBM (TI) (NYSE:IBM)、Intel (TI) (NASDAQ:INTC)、AMD (TI) (NYSE:AMD) はじめ半導体メーカーはいずれも、90ナノメートル以下のレベル (主にメモリ生産) に関してきわめて明確な開発計画を持っている。