TI、45nm チップ製造プロセスを発表〜量産は2008年か

Texas Instruments（TI）は、2006年6月13日、45ナノメートル（nm）の半導体製造プロセスを発表した。

液浸露光技術を活用し、シリコンウエハ1枚あたりのチップ取れ数の倍増、処理能力の向上、および消費電力の低減を達成。TI は、数百万ゲート規模の論理回路を集積した同社の SoC プロセッサの性能を30％向上させると同時に、消費電力量を40％低減できるプロセスを実現した。

TI の発表では、同社の 45nm プロセスと SoC 集積能力の組み合わせは、携帯電話のマルチメディア性能を向上するとされる。

携帯電話での動画再生においては、1秒間あたりのビデオフレーム数増加により、動画質が向上。携帯電話で3Dグラフィックゲームをプレーヤー同士で対戦しながら、バックグラウンドで電子メールの送受信を行うなど、複数タスクの実行も実現する。

また、SoC の消費電力が40％削減されることで、携帯電話でのビデオ再生時間を延長させ、待ち受け時間も延長できるという。

この 45nm プロセスは、デジタル RF 機能を携帯電話向けのワンチップソリューションに集積できる「DRP」（デジタル RF プロセッサ）アーキテクチャもサポートする。

その他の 45nm 設計ライブラリの集積例として、抵抗、インダクタ、コンデンサなどの各種アナログ機能が数多く揃っている。このため、従来個々のチップで実現していた諸機能を、45nm プロセスの採用により単一の SoC 内に集積できるようになる。

なお、発表された 45nm プロセスは、現在までに発表された 45nm テクノロジーの メモリセルと比較して、最高で30％セル面積を小型化した、0.24平方ミクロンの 45nm SRAM メモリセルを実現しているという。

TI の 45nm プロセス製品は米国テキサス州ダラスの同社の製造施設「DMOS6」内で、300mm ウエハを使用して製造される。低消費電力 ASIC（特定用途向け集積回路）デザインライブラリは2006年末には利用可能となり、SoC 製品のサンプル出荷開始は2007年内に、量産開始は2008年中頃になる予定。