TSMC と ARM、65nm 低消費電力テストチップで大幅な電力削減を達成

TSMC と ARM は、2006年7月18日、両社の設計協業により、65nm 低消費電力テストチップにおいて、動作時電力とリーク電流の両方で、大幅な削減を達成したと発表した。

一年におよぶ協業は、ARM926EJ-S プロセッサを搭載した 65nm テストチップにより、最先端電力管理技術を立証。

ダイナミック電圧および周波数スケーリング技術の採用により、テストチップはどの動作モードにおいても可能な限りの低消費電力レベルで、動作可能であることを示し、50％以上の動作時電力削減を達成した。

この TSMC 65nm LP（低消費電力版）低リークプロセスに加えて、最先端のパワーゲーティング技術により待機時リーク電流を8分の1に低減させているという。