Tilera、メッシュ型の64コアプロセッサを発表

マサチューセッツ工科大学 (MIT) の研究プロジェクトが発端となって設立された新興会社 Tilera が20日、新しいマルチコアプロセッサ『TILE64』を、スタンフォード大学で開催中の年次会議『Hot Chips』の場で発表した。同社によると、TILE64 は、従来技術との互換性の問題に捕らわれない「白紙の状態」から設計されており、マルチスレッドのパフォーマンスが格段に向上しているという。

Tilera は、MIT の研究者 Anant Agarwal 氏の設計に基づくマルチコアプロセッサを製品化するため、2004年に設立された。Agarwal 氏が設計した「メッシュ型」と呼ばれるマルチコア アーキテクチャでは、Intel のマルチコア プロセッサのように1つのフロントサイドバスをすべてのコアが共有するのではなく、2次元格子状に並んだ隣接するコア間が相互に連結される。

Agarwal 氏が、このマルチコアアーキテクチャを最初に設計したのは1996年で、Intel や AMD がこういった方向に着手さえしていないころだ。同プロジェクトは、米国防総省国防高等研究計画庁 (DARPA) と米国立科学財団 (NSF) から資金援助を受けた。DARPA は、インターネットを立ち上げ以来数十年にわたり管理している政府機関だ。

Tilera は、同社のマルチコア設計に関して40件以上の特許を保有する。TILE64 は、同社の『Tile Processor』ファミリの第1弾となる予定だ。TILE64 は、プログラム可能な完全な機能を備えるコアを64個含んでいる。Tilera によれば、TILE64 は、1秒間に5000億個の命令を実行可能で、Intel のデュアルコア版『Xeon』に比べ、パフォーマンスは10倍、ワットあたりのパフォーマンスは30倍に達するという。

Tile Processor ファミリは、64個より多くのコアを搭載することにも、携帯電話向けなどとして最少の2コア構成にすることにも対応可能だ。Agarwal 氏によると、消費電力は1コアあたり数百ミリワットだという。動作クロックは、600MHz から1GHz まで対応する。

Tilera は、TILE64 の1万個ロット販売時の単価を435ドルとしている。同社は、36コアと120コアのプロセッサを近い将来にリリースすることも計画している。