東芝、信頼解析フロー向け Virtuoso UltraSim Full-Chip Simulator を採用

この記事のURLhttp://japan.internet.com/webtech/20080124/4.html

米国 Cadence Design Systems の日本法人である日本ケイデンス デザイン システムズは、2008年1月23日、東芝が、アナログ ミックス シグナル チップ設計の信頼性解析フロー向けシミュレーション テクノロジーに、Cadence Design Systems 製のCadence Design Systems が販売する Virtuoso UltraSim Full-Chip Simulator を採用したと、発表した。

東芝は、Virtuoso UltraSim Full-Chip Simulator を、65nm およびそれ以降のプロセスにおける信頼性解析向け定量的なシミュレーション メソドロジーとして採用。

Virtuoso UltraSim Full-Chip Simulator は、大規模回路を高速化するための技術である、特許取得済みのアイソモーフィック適応型パーティショニング アルゴリズムと、RC リダクション テクノロジを備えた階層型シミュレータ。

米国 Cadence Design Systems の日本法人である日本ケイデンス デザイン システムズは、2008年1月23日、東芝が、アナログ ミックス シグナル チップ設計の信頼性解析フロー向けシミュレーション テクノロジーに、Cadence Design Systems 製のCadence Design Systems が販売する Virtuoso UltraSim Full-Chip Simulator を採用したと、発表した。