NEC、汎用 LSI パッケージを自由に組み合わせて3次元積層実装できる技術を開発

NEC は2008年3月3日、 半導体メーカーによる品質保証済み汎用 BGA（Ball Grid Array）半導体パッケージを使い、 機器メーカーが自由に、3次元積層実装構造の PoP（Package on Package）を開発、 製造できる、高密度実装工法技術を開発した、と発表した。

また、 この工法で DDR2-SDRAM の2段積層メモリモジュールを試作して動作を実証、 このモジュールで、従来とほぼ同じ実装面積でメモリ容量を2倍に増量できることを確認した。

さらに、樹脂フィルムに回路配線を搭載したフレキシブル基板（FPC：Flexible Printed Circuit）の設計を工夫すれば、 バンド幅（周波数×ビット数）の増大も可能になる、とのこと。

今回開発された技術は、 同社の開発済みの半導体ベアチップ（パッケージング前の LSI チップ）を、 リアルチップサイズで3次元実装できる「FFCSP」（Flexible carrier Folded real Chip Size Package）技術を応用したもの。

携帯端末やデジタルカメラなどのモバイル機器を中心に、 これまでボード上に個別に実装していた半導体パッケージを積層、 小型化、高性能化を目指す3次元パッケージ技術が急速に進展、 さらに高度化が求められている。

今回 NEC が開発した技術は、 これらのニーズに対応するもので、 セット機器メーカーが汎用 BGA パッケージで、 3次元パッケージをより手軽に低コストで製造できるようにするもの。

東北日本電気では、今回の PoP 技術を用いた大容量メモリモジュールなどの、 小型・薄型の3次元実装型半導体モジュールを、 2008年度上期に製品化する予定。